Archetype12 設計ノート — 次期モデルのセンサーを「実測で」決めるためのテスト基板

なぜ2枚目のテスト基板を作るのか

ReLow60 の次期モデル（US / Split / JP と ReOrtho60）を設計するにあたって、いちばん先に決めなければならないのがセンサーでした。 Limited Alpha で使った MT9102ET は、発熱も温度ドリフトも実測で問題なしと出ています。それでも候補を探し直したのは、分解能をもう一段上げる余地がないかを確かめたかったからです。

ただ、センサーの比較はカタログ値ではできません。感度や線形範囲は磁石との距離で変わり、その距離は基板厚・プレート・スイッチで決まります。つまり「製品と同じ条件で、候補を同じ基板に載せて、同じスイッチで押す」以外に公平な比較の方法がない。そのための基板が Archetype12 です。

前作の Archetype09 は「ロープロファイル磁気スイッチのキーボードが作れるか」を確かめる基板でした。今回は「何を載せるか」を決める基板です。

候補はどう絞られたか

出発点は「バイポーラのホールセンサーは MT9102ET で既に物理的な上限に近い」という見立てです。同じ方式で型番を変えても、伸びは限定的です。そこで方式の違うものを候補に入れました。

DRV5056A3（TI）— 片極性のホールセンサー。感度は現行の約1.9倍で、磁石の温度係数を打ち消す補償を内蔵する
TMR2617S-AAC（MDT）— トンネル磁気抵抗（TMR）センサー。感度は 2〜2.8倍。ただし ヒステリシスがあり、押し込みと戻りで読み値がずれる可能性がある。ここが実測の関門
TMAG5253 系（TI）— X2SON パッケージ。BA3 は対照用、UA5 / UA2 は高感度だが入手が難しく、空き枠に後載せする前提

途中で落とした候補

当初は DRV5056 の A8 グレードを入れていました。理由は「ゼロ点の温度ドリフトが 0 と書かれている」ことでしたが、データシートを読み直して2つの誤りに気づきました。

線形範囲が 64mT しかない。1.5mm スイッチの底打ち時の磁束は実測 66.4mT なので、最深部でクリップする
「磁石の温度補償がある」のは A8 の特長ではない。A1〜A8 のすべてが +0.12%/℃ の補償を持っていて、持たないのは Z 系だけ

つまり A8 に A3 と違う長所はなく、短所だけがありました。この枠は TMR2617S に差し替えています。

同じパッドに3候補が載る

差し替えのついでに TMR2617S のデータシートを確認したところ、SOT-23 のピン配置が 1=VCC / 2=VOUT / 3=GND で、MT9102ET と DRV5056 に完全に一致していました。当初はハンダジャンパでピンを組み替える設計にしていましたが、その必要がありません。3候補が同じパッドに直載せでき、しかも現行の量産フットプリントにもそのまま載せ替えられることが分かりました。

スロット配置。左2列の SOT-23 に3候補、右2列の X2SON に TMAG5253 系。ライムが採用候補

1枚で6種を公平に比べるための設計

4層にした理由

Archetype12 は 4層です。テスト基板なら2層で十分に見えますが、そうしなかった理由がこの基板の核心です。

センサーが読む磁束は内層の銅を通ってセンサーに届きます。層構成が違えば、ここで測った数値は量産基板と対応しません。 ReLow60 の量産基板を実測すると F.Cu と In1 が GND、In2 が +3.3VA、B.Cu が GND という構成だったので、Archetype12 もこれと同じ4層・同じ割り当てにしました。「In2 は信号のリファレンスだから GND にすべき」という一般論もありますが、この基板ではあえて採りません。量産と違う銅の分布にした時点で、測定の意味が無くなるからです。

全部品を裏面に

表面はスイッチと取付穴だけ。センサー・MUX・MCU・電源はすべて裏面に置きました。センサーを裏面に置くのは ReLow60 と同じで、磁石とセンサーの距離を基板厚 1.2mm で決めるためです。MUX は担当する列の真下に置いて、12本のアナログ配線を最短にしています。

取付穴は「4つのキーが集まる交点」にも置きました。プレートと PCB の間隔を効かせたいキーのすぐ近くで締結できるので、間隔の実測に効きます。

測定計画 — 交絡を避けるために2群に分ける

6種を1枚に混載すると、「隣のセンサーの発熱が干渉するのでは」「基板の加熱が不均一になるのでは」という懸念が出ます。これは測定を2つの群に分けることで避けられます。

群1：電気特性（極性・感度・リニアリティ・ノイズ・カバー率・実効分解能）は室温で測ります。隣接干渉も加熱も関係しないので、混載1枚でそのまま測れます。

自己発熱は個別に測りません。現行の MT9102ET（消費電流 6mA）で5時間 soak して最大 4 LSB という実測があり、これは非問題と判断できる大きさです。同じ 6mA の DRV5056 も同等、消費電流がより小さい TMAG5253（2.6mA）や TMR2617S（0.3mA）はさらに小さいと演繹できます。

群2：環境温度（型番ごとの LSB/°C、ゼロ点ドリフト、磁石温度補償の効き）だけが型番固有で、実測が必要です。ここは基板全体を均一に加熱します。ヒートガンや局所的な熱電対では温度が不均一になって比較にならないので、ホットプレートで一次確認し、本測定は環境試験装置で行います。熱電対は加熱器ではなくモニタとして1点だけ貼ります。混載基板を丸ごと均一に加熱すれば、全型番が同じ温度履歴を通るので公平に比べられます。

そして必ず底打ちまで押した状態を測ります。Archetype09 ではハイトゲージで部分ストロークだけ測ったために飽和を見逃しました。同じ失敗はしません。

設計中に見つけた自分のミス — 水晶の周波数

回路図を生成する際、水晶 Y1 の値を 8MHz と書いていました。正しくは 12MHz です。出所は共有ライブラリの README にあった部品表の誤記でした。そのまま発注していれば、違う周波数の水晶を載せて USB が認識しない基板ができていたところです。型番・データシート・ReLow60 の出荷 BOM の3つで照合して確定させました。説明文の数値は一次資料ではない、という教訓です。

FSU の原型として

Archetype12 のプレートとスペーサーは、FR4 で作った 100 × 66mm の板です。プレート・スペーサー・PCB を M2 ネジで締結すると、プレートと PCB の間隔がスペーサーの厚みで決まります。

FR4 には圧縮剛性があるので、締め付けトルクに依存せず間隔が一定になります。スペーサーを 0.8 / 1.0 / 1.2mm の3種類作り、間隔に対する磁束とスイッチ保持の関係を実測して最適厚を決めます。この「プレート＋スペーサー＋PCB でセンサー距離を固定する」構造が、そのまま次期モデルの FSU（Fixed Sensing Unit） になります。Archetype12 はセンサーを選ぶ基板であると同時に、FSU の最初の実物でもあります。

3Dプリントのスペーサーは試作の探索にだけ使います。圧縮クリープと反りがあるので、FDM で決めた厚みは FR4 にそのまま持ち込めません。

これから

基板・プレート・スペーサーは 2026年9月上旬に発注しました。実装は自分でホットプレートで行います（表面に部品が無いので、ステンシルは裏面の1枚だけ）。 TMR2617S はサンプルを手配中、TMAG5253 の UA 系は入手できたら空き枠に後載せします。

測定結果は、群1 が出た時点でまとめて書く予定です。最終的に決めるのは次の4つです。

DRV5056A3 のコスト増（感度1.9倍と温度補償）は、MT9102ET 継続に対して見合うか
TMR2617S のヒステリシスは実用上どこまで許容できるか
プレート-PCB 間隔の最適値（＝スペーサー厚）
温度センサー IC を次期モデルの本体に載せるか